Bu çalışmada IEEE 754 kayan noktalı sayı standardına uygun “0” ile “1” arasında 32-bit rasgele sayı üretimi gerçekleştiren sayısal bir devre tasarımı gerçekleştirilmiştir. Bu sayısal devrede rasgele sayılar 32-bit uzunluğunda doğrusal geri beslemeli kayan yazmaç (LFSR) yöntemi ile üretilmekte olduğundan dolayı tekrarlama periyodu son derece uzundur. Rasgele sayılar üretilirken sola kaydırma işlemi 24-bit üzerinden gerçekleştirilmiş, MSB tarafındaki ilk dört bit sabit bırakılırken ikinci dört bit ise LSB tarafındaki ilk dört bitin değerine göre üç değer arasından seçilmiştir. Çünkü “0” ile “1” arasındaki sayıların alabileceği değerler incelendiğinde MSB ilk dört bitin sabit olduğu ikinci dört bitin ise sadece üç değer alabildiği gözlemlenmiştir. Üretilen sayıların normal bir dağılıma sahip olabilmesi adına tasarlanan sayısal devrede 0 – 24 bit arasından seçilen iki bitin özel veya işleminden geçirilmesinden sonra elde edilen değerin 0.bit olarak atanması ve diğer bitlerin sola kaydırılması şeklinde gerçekleştirilmiştir. Sayısal devre VHDL donanım tanımlama dili ile tasarlanmış, test işlemleri ise Vivado IDE arabirimi vasıtasıyla simüle edildikten sonra Xilinx Nexys 4 DDR FPGA aygıtı ile gerçekleştirilmiştir.